회로도 1 (전체회로)...

 

회로도 1 (전체회로)...

Author: 양창우
Date: 1998.12.24
Subject: XC3042A-7PC84C를 사용하여 2개의 Clock과 1개의 Stopwatch 구현

여기에 보이는 회로도는 FPGA와 그주변 소자들간의 연결에 관한 회로도입니다...  PDF로 변환한 문서와 ZIP으로 압축한 전체 프로젝트를 같이 제공합니다...

작업은 많이들 사용하시는 OrCAD로 할려고 했으나 OrCAD가 없으신 분들도 있고, OrCAD로 작업을 하면 16bit / 32bit for DOS용과 Windows용을 그려야 한는 번거로움 때문에 (물론 16bit용으로 그린후 32bit로 변환하고 Windows용에서는 Import를 받으면 되겠지만...) 그리고 Xilinx Foundation Series에서 제공하는 Design Entry Tool인 Active-CAD의 Powerful한 기능도 소개할겸 본 회로는 Active-CAD로 작업을 하였습니다...

PDF Version은 그냥 Download하셔서 Acrobat Reader로 보시면 되구요...  본 회로를 Active-CAD에서 띄워 보실려면 압축된 파일을 받으셔서 Xilinx Foundation Project Manager를 띄우셔서 File -> Restore Project...를 실행하여 압축파일을 선택하여 임의의 위치에 압축을 푸시고 File -> Open Project...로 띄워 보시면 됩니다...  띄우면 Generic이라는 Project Type으로 열리구요...  기존 Xilinx Project와는 다른 Flow Diagram이 나타납니다...

대부분의 Xilinx 사용자분들께서 Xilinx Foundation Series의 Design Entry Tool은 Xilinx Device의 내부Logic만을 설계할 수 있는걸로 착각을 하시고 계신데, 전혀 사실 무근입니다...  제가 그린 것 같은 일반적인 Schematic작업도 충분히 하실 수 있도록 되어있습니다...  이Tool을 제작한 Aldec의 FTP Site에 가보시면 Active-CAD용의 여러 Library들을 제공 (일반적인 TTL, CMOS, 수동소자들과 Intel과 Motorola의 CPU군들, SPICE에서 사용할 수 있는 Spice용 Library등등...) 하고 있으므로 필요한 Library들을 Download하셔서 Library Manager로 Attach하셔서 사용하시면 됩니다...

본 회로도에도 위에서 말한 여러 Library들이 사용되어서 사용된 전체 Library를 모두 제공하려 했으나 용량이 커지는 문제와 몇 개씩 쓰이지도 않았는데 전체를 제공한다는 것이 낭비로 느껴져서 저는 하나의 Project Library내에 사용된 전체 Symbol들을 Merge하여 가볍게 제공합니다...

TIP:
혹시나 본 회로도를 Open할 때 쉽게 잘열리지 않는 경우가 생기시는 분은 Project Manager의 Configuration명령을 실행하세요...  그러면 Configuration Window가 열리고 그중 View Ini File 버튼을 눌러서 나오는 편집기에서 아래의 내용을 아무부분에다가 추가하시고 본 프로젝트를 다시 열어보시기 바랍니다...

전체 회로의 PDF Version...

전체 회로의 압축 Version...

 

 

Copyleft Chang-woo,YANG