위 Tutorial란에 작성한 Active-VHDL Tutorial for Xilinx FPGA Designs 한글판의 경우 Active-VHDL내에서 모든작업을 수행하는 것으로 가정하여 내용이 설명되어있습니다... (Project작성, VHDL Coding, Function Simulation, Place and Route, Timing Simulation)  그러나 대부분의 사용자분들께서는 Xilinx Foundation S/W를 사용중이시므로 Active-VHDL을 Xilinx Foundation에서 연동하여 쓸 수 있는 방법에 대한 정보가 필요하실 것 같아 여기에 이에 관련된 문서를 등록합니다...  Xilinx Foundation에서 사용되는 Design Entry Tool과 Active-VHDL은 ALDEC, Inc.라는 회사에서 만든 Tool이므로 서로간의 연동에는 별문제가 없이 매끄럽게 이루어 집니다...

문서의 제목은 "Using Active-VHDL Simulation in Xilinx Foundation 1.5 - Tutorial"입니다...  원래 HTML형식의 문서이었으나 제가 PDF Format으로 바꾸어서 제공해드립니다... (1999.12.26)
 

파일명 - activevhdl_Interface.PDF...
파일크기 - 3,176,150 바이트...

Copyleft Chang-woo,YANG