ASIC / FPGA 개론...

Author: "ASIC 주문형 반도체의 이론과 활용 (최명렬저)"이라는 책의 내용을 정리해 두었던 것입니다...
Date: 1999.2.4
Subject: ASIC (Application Specific IC) 과 FPGA (Field Programmable Gate Array)

(1) ASIC (Application Specific IC)

직접회로는 범용(Standard) IC와 ASIC의 두 가지로 분류된다. 범용 IC는 기억소자, Micro Processor등과 같이 반도체 생산업자가 회로를 설계, 개발 및 양산하여 일반적인 목적에 쓰는 반면, ASIC은 Customer가 요구하는 기능을 만족시키는 IC를 System 업체나 IC 설계 업체에서 설계하고 개발하여 반도체 제조공장(Foundry)에서 Chip으로 제조하여 특정 용도에 사용하게 된다. 즉, 특정의 용도에 쓰이도록 설계된 IC로 최종 사용자의 목적에 한정해서 사용하게 설계된 IC를 의미한다. 이는 카탈로그를 주문할 수 있는 것, 반도체 공장에서 특별히 가공된 것, 사용자가 프로그램해서 쓸 수 있는 것이라 하겠다.

% ASSP (application specific standard product) : 더 넓은 시장에 쓰이는 특정 용도의 표준형 IC

1) 장점 :

1. 주어진 기능 및 성능을 실현시키는 유일한 방법.
2. 다른 제품과의 차등성.
3. 특정 분양에서 가격을 낮춤.
4. 제품의 크기 축소, 집적도 향상.
5. 부품수의 축소에 따른 신뢰도 향상 및 전력 감소.
6. 시스템성능과 생산성 향상.
7. 설계 기밀 유지.

2) 단점 :

1. NRE (Non-Recurring Engineering ; ASIC Proto-type 제작을 위해 드는 비용으로 비순환적 가격으로 Mask 비용, Wafer 비용, 설계용역 비용 등) 비용이 크다. 설계의 복잡도 및 실현 방법에 따른 변화.
2. 제품의 주기와 좁은 시장 판매시기에 따른 일정의 위험성.
3. 첫 설계 성공률이 50%.
4. 최종 제품의 수정이 곤란함. 설계 변경이 어려움.
5. 시험 및 debug의 어려움.
6. 한 두개 ASIC 공급자에 의존.
7. 생산량이 적으면 표준 제품보다 비쌈. ASIC은 특별히 정의된 분류방법은 없으나 다음의 그림과 같이 분류하기로 하자.

3) ASIC 채택 여부 시 검토사항

개발예산, 내부의 설계 능력, 예상 생산량, 요구되는 제품 기능, 경쟁 기술, 개발 및 양산 시기, 판매가의 낮춤, 신뢰도 etc.

4) ASIC의 분류

ASIC --+-- Full-Custom IC
       |
       +-- Semi-Custom IC --+-- Standard Cell
       |                    |
       |                    +-- Gate Array
       |
       +-- PLD -------------+-- PROM
       |                    |
       |                    +-- PLA
       |                    |
       |                    +-- PAL
       |                    |
       |                    +-- FPGA
       |
       +-- ASSP

5) ASIC의 설계에 따른 비교

(2) Semi-Custom IC

1) Gate Array

NAND와 NOR과 같은 basic logic gate나 stand logic device와 같이 완전한 기능 능력을 가진 소자를 규칙적으로 array한 금속 routing이전의 공정이 끝난 chip으로 wafer상태로 보관된다. (이미 정의된 trangister pattern이 chip위에 제조된 chip)

- 장점 : 금속 배선용 layout design과 그에 따른 금속 mask 공정만 필요하므로 모든 mask 공정을 거치는 chip보다 절반 가량의 제조 회기 시간(Turn-around-Time)이 소요된다. Digital system을 구현하기에 적합하다. 사용자는 반도체 공정 기술에 관한 전문 지식이 필요 없는 logic engineer이면 된다.

- 단점 : standard cell이나 full-custom IC에 비해 silicon 면적을 비효율적으로 많이 사용 (약 die의 75%가 routing 영역, 25%가 gate 영역)하여 die cost가 높다. 또한 전력 소모가 크고 스위칭 속도가 떨어진다.

2) Standard Cell

입.출력 pad를 위한 pad 영역, cell과 기능 블록을 위한 layout영역과 cells또는 layout영역들의 연결을 위한 routing channel로 이루어져 있다. Full-Custom방식의 layout design으로 구현된 standard cell을 layout design의 자동화를 위하여 cell 저장고(Library)에 저장하여 이곳으로부터 필요한 기능 블록들을 가지고 배선을 최소화하기 위한 배치를 함으로써 요구되는 system을 silicon위에 직접적으로 구현한다.

- 장점 ; Gate Array보다 효율적인 silicon영역을 사용하며 silicon propagation distance가 줄어들어 chip 속도가 향상된다.

- 단점 ; 본질적인 Processing cost 부담이 없으므로 설계 비용이 증가하나 대량 생산시 비용이 감소하는 이점이 있다. 개발 속도가 느리다.

(3) Full-Custom

설계된 IC의 mask pattern인 회로 layout을 Tool을 사용하여 일일이 수작업으로 design한다. Full-Custom design은 전기적 성능과 silicon면적의 사용도를 극대화 시킨다.

- 장점 ; 대량 생산시 저가격으로 최고 성능의 chip을 얻을 수 있다.

- 단점 ; 설계 시간이 많이 걸리고, 설계를 위한 고급 전문 인력이 필요하며, NRE cost가 많이 든다.

(4) PLD (Programmable Logic Device)

반도체 제조업자 측면에서 보면 양산되어 일반적 용도로 사용되므로 범용IC의 범주에 속하고, 사용자 측면에서 보면 사용자 요구에 맞게 programming하여 사용할 수 있으므로 ASIC 범주에 속한다고 할 수 있다.

- 기본 구조 : input buffer -> AND array -> OR array -> output buffer

- 장점 ; programming 시간이 짧다.  NRE 비용이 들지 않는다.  Design , programming 을 위한 장비의 비용이 적게 든다.  rogramming된 회로를 즉시 test할 수 있다.

- 단점 ; silicon면적의 사용이 비효율적이다.  개별 단가가 비싸다.  한정된 수의 gate를 갖는다.  집적도와 유연성이 적다.

TTL과 PLD 소자들의 비교

1) PROM (Programmable Read Only Memory)

종류 : basic ROM, PROM, EPROM, EEPROM

1. ROM

사용자의 사양에 맞게 chip 제조업자가 programming해주면 내용을 바꿀 수 없다. Mask Lebel에서 programming 되어 별도의 장비와 비용이 들지 않음. 대량 생산 시 상당히 경제적이다.
Micro code instruction 용도로 data를 저장하기 위해 주로 사용되었으나 범용성 논리 회로로도 사용될 수 있다.

2. PROM

연결 소자인 특수 합금 Fuse를 특성을 이용 memory chip으로 제조한 후 사용자의 용도에 맞게 programming하여 사용한다.

3. EPROM (Erasable PROM)

Chip 윗면에 window를 두는 package를 사용 자외선을 쐼으로 지워 reprogramming할 수 있다.

4. EEPROM (Electrically Erasable PROM)

data를 전기적 pulse로 지우거나 programming. 현재 byte당 약 10,000번을 reprogramming 가능하며 약 10년의 보유력을 가진다.

2) PAL (Programmable Array Logic)

AND Array만 programming가능하다. 많은 수의 입력에 대응하는 product항의 높은 속도가 장점이나 한정된 수의 product항만이 특정 OR gate에 분배된다. 현재 보통의 PAL은 memory 회로나 internal feedback 등을 첨가하여 기능을 다양화하며 다양한 논리 함수용으로 많이 사용되고 있을 뿐만 아니라 D형 flip-flop을 첨가한 Register형 PAL과 출력단에 macro-cell을 첨가하여 필요에 따라 입력과 출력수를 사용자가 결정하여 사용하는 GPAL (Generic PAL)이 있다.
GPAL에는 programming 된 내용을 정기적으로 지울 수 있는 GAL (Generic Array Logic)이 있어 engineering pro-type 제작용으로 사용하고 있다. 또한 내장된 flip-flop 의 clock을 서로 독립적으로 사용할 수 있는 Asynchronous PAL도 있다.

3) PLA (Programmable Logic Array)

AND, OR Array 모두 programming 가능하여 유연성이 있다. signal이 2개의 programming가능 array를 통하여 전달되므로 PROM이나 PAL보다 일반적으로 동작 속도가 느리다.
product항수의 제한으로 설계를 구현할 때 logic optimigation이 중요하다.

4) FPGA (Field Programmable Logic Gate Array )

PLD의 복잡도가 증가함에 따라 PA (Programmable Array)의 크기가 다루기 어려울 정도로 커지자 큰 PA를 작은 Array로 분할된 구조의 PLA계통의 device가 등장하였다. 즉, 규칙적으로 array된 작은 logic module (CLB: Configuration Logic Block)과 이를 연결하기 위한 routing에 의해 정기적으로 현장에서 programming하여 사용한다. 이것이 FPGA이며 높은 집적도를 가지게 되었다. 현재 FPGA는 10,000 gate이내의 design에 이르러 비용상 월 10,000개 미만의 소비량의 one-chip에 ASIC 대신 사용되는 추세이다.

- 장점 ; NO NRE cost, Fast Time to Market, ASIC으로 가기 전 test용으로도 널리 사용된다. PLD에 비해 전력 손실이 적다. 설계변경, 오류로 발생되는 시간 및 비용을 줄일 수 있다.

- 단점 ; 동작 속도가 느리다. EDIF (Engineering Data Interchange Format)를 지원하지 않으면 호환성이 없다.

- 응용분야 ; 중간 크기의 ASIC 제품 (10,000 gate까지)에 적합. 1Mbit FIFO Controller, IBM PS/2m-Channel Interface, Error Correction 이 있는 DRAM Controller, Graphic Engine, TI송/수신, 통신분야등.

Copyleft Chang-woo,YANG